На основе полученных в предыдущем параграфе минимизированных логических уравнений для функций возбуждения элементов памяти и функций выходов, а также детализированного во второй главе БП и изложенных в первой главе принципов построения и программирования ПЛМ, построим схему электрическую функциональную заданного синхронного УА (Приложение).
На схеме электрической функциональной синхронного УА введены следующие обозначения:
R1 – R28 – резисторы нагрузки ПЛМ,
TT0 - TT3 – синхронные комбинированные двухтактные RS-триггеры,
x1 - x6 – линии входных сигналов,
d0 - d3 – линии сигналов структурного кода УА,
f0 - f3 – линии функций возбуждения элементов памяти УА,
y1 - y7 – линии выходных сигналов УА,
С – линия сигнала синхроимпульса,
«0» - линия сигнала установки логического нуля,
+U – линия подачи питающего напряжения,
GND – линия заземления.